半導体設計エンジニアの採用──RTL・検証・アナログ・レイアウト別に見る外国人LSI設計者の見極め方【2026年版】

LSI設計の部署から「設計者を1名増やしたい」と依頼が来る。人事部が集めた外国人候補者の経歴書には、Verilog、SystemVerilog、UVM、論理合成、配置配線と、見慣れたツール名や用語がずらりと並ぶ。どの候補者も要件を満たしているように見える。ところが技術面接に進むと、設計部門の評価は割れる。「RTLは書いているが、合成とタイミングの経験がない」「検証環境は使っていただけで、自分で組んだことはない」。

半導体の設計職は、ひとくくりに「設計エンジニア」と呼ばれるが、実際にはデジタル設計、検証、アナログ設計、レイアウト・物理設計という、求められる経験がまったく異なる職種の集まりである。経歴書のツール名は、その人が設計フローのどの工程を担当していたかを示さない。職種と担当工程を分けずに選考すると、書類では通るのに面接で落ちる、あるいは入社後に「思っていた仕事と違う」が起きる。

この記事では、半導体設計エンジニア、とくに外国人のLSI設計者を採用する企業向けに、職種の分け方、EDAツール経験の見方、英語での受け入れ、インドの設計人材の厚み、設計資産の情報管理、在留資格と就業開始までの期間を整理します。

この記事の要点

• 半導体設計の採用は、デジタル設計、検証、アナログ設計、レイアウト・物理設計の4つに分けて考える。同じ「設計」でも母集団も評価軸も違う。

• EDAツールの経験は、ツール名ではなく「設計フローのどの工程を、どの範囲まで自分で担当したか」で見る。

• 設計・検証は英語の仕様書とツールで回るため、英語で受け入れやすい職種である。ただし英語での議論ができるかは面談で実際に確認する。

• インドは大学と設計企業の層が厚く、設計人材の母集団として大きい。一方で、国内外の設計拠点との取り合いもある。

• 設計資産（IP）を扱うため、入社前に秘密保持と社内のアクセス管理、外為法上の技術提供の管理を設計しておく。

半導体設計エンジニアは4つの職種に分けて採る

半導体設計の採用は、デジタル設計、検証、アナログ設計、レイアウト・物理設計の4職種に分けて要件を書くのが出発点である。職種ごとに使う言語・ツール、成果物、キャリアの積み方が違い、互いの代わりにはなりにくい。

とくに注意したいのは、デジタルとアナログを同じ「回路設計」として扱ってしまうことだ。デジタル設計はRTLと合成ツールを中心に進むが、アナログ設計はトランジスタレベルの回路とシミュレーション、実チップでの評価が中心になる。求人票に「回路設計」とだけ書くと、両方の候補者が混ざって応募してくる。

職種全体の業務内容は半導体エンジニアの職種一覧で解説している。外国人採用の全体像は外国人半導体エンジニアの採用ガイドで職種横断に整理した。

デジタル設計は「どこまで担当したか」で見る

デジタル設計者の評価は、RTLを書いた経験の有無ではなく、設計フローのどこからどこまでを自分で担当したかで決まる。RTLを書くことと、それを論理合成してタイミングを収束させることは、別の技能だからである。

経歴書に「RTL design」とあっても、仕様から設計した人、既存ブロックの改修を担当した人、FPGAの試作が中心だった人では、担える業務が違う。FPGA中心の経験は、ASICの合成・タイミング収束・テスト容易化設計（DFT）の経験とは切り分けて評価する。

面接では、担当したブロックの機能と規模、クロック構成、合成とタイミング解析（STA）を自分で回したか、タイミング違反をどう潰したかを具体的に説明してもらう。設計の中身を英語で説明できるかどうかは、同時に英語での業務遂行力の確認にもなる。

検証は「環境を組んだか、使ったか」で分かれる

検証エンジニアの評価で最も差が出るのは、UVMなどの検証環境を自分で構築した経験か、既存の環境でテストを流した経験かである。前者は新しいブロックの検証を立ち上げられるが、後者は環境の整った案件でしか力を発揮しにくい。

検証は、設計者と英語で仕様を詰め、不具合を切り分ける仕事でもある。英語で受け入れる部署に向いた職種だが、設計者との議論が成り立つかどうかは面談で確認しておきたい。

アナログ設計とレイアウトは別の母集団として探す

アナログ設計とレイアウトの人材は、デジタル設計とは別の母集団として探す必要がある。経験の積み方が長く、担当した回路の種類によって即戦力かどうかが大きく変わるためである。

アナログ設計では、電源回路、データ変換器、クロック生成、高速インターフェースなど、担当した回路の種類が評価の中心になる。回路の種類が求人と一致していなければ、設計経験の年数が長くても立ち上がりに時間がかかる。シミュレーションだけでなく、試作チップの評価まで自分で担当したかどうかも確認する。

レイアウト・物理設計は、アナログのレイアウトと、デジタルの配置配線を中心とする物理設計に分かれる。前者は回路設計者との密な調整が必要で、後者はツールのフローとタイミング・電源の収束が中心になる。どちらも、レイアウト検証（DRC・LVS）をどこまで自分で担当したかが評価の分かれ目になる。

EDAツール経験の見方

EDAツールの経験は、ツール名の列挙ではなく、ツールを使って設計フローのどの工程を担当し、どの段階の成果物まで責任を持ったかで判断する。同じツールでも、使う工程と深さで経験の価値がまったく違う。

ツールの系統が自社と違うことは、それだけで見送る理由にはならない。工程の理解があれば、同じ工程の別ツールへの移行は比較的早い。逆に、自社と同じツール名が並んでいても、担当工程がずれていれば即戦力にはならない。

経歴書で担当工程が読み取れない場合は、候補者に工程ごとの担当の有無を表で書いてもらうと、書類段階でずれを減らせる。選考の進め方は海外エンジニアの選考と面接で扱っている。

設計は英語で受け入れやすい職種である

半導体設計は、外国人エンジニアを英語で受け入れやすい職種である。仕様書、ツール、設計データ、社外のIPベンダーとのやり取りの多くが英語で行われるためだ。

ただし、英語で受け入れやすいことと、その部署が英語で回っていることは別である。社内の設計レビューや報告が日本語で行われている部署では、英語の話者を1人入れても会議の内容が伝わらない。弊社の支援の中では、英語で受け入れる部署でも「英語でのコミュニケーションが難しい」という理由で見送られた例がある。書類上の語学資格ではなく、面談で設計の説明を英語でしてもらって確認するのが確実である。

受け入れる側の部署の準備は、英語で回るエンジニアリングチームのつくり方で整理している。

インドの設計人材は層が厚い

設計人材の母集団として、インドは層が厚い。インド政府広報局（PIB）の資料によれば、インド政府はChips to Startupプログラムで315大学に最新のEDAツールを提供し、約6万8,000人の学生が訓練を受けたとしている。大学からの設計のテープアウトも進んでおり、設計の基礎を実際のチップで経験した若手が毎年出てくる。

一方で、インド国内には世界の半導体企業の設計拠点が集まっており、経験を積んだ設計者には国内で高待遇の選択肢がある。日本企業が選ばれるには、担当する技術領域、設計フローのどこまでを任せるか、日本の装置・材料メーカーや顧客との接点など、給与以外の理由を示せるかどうかが問われる。

インド半導体ミッションと人材育成の全体像はインド半導体ミッション（ISM）と人材をどう見るかで扱っている。

設計資産（IP）と情報管理を入社前に設計する

設計エンジニアを受け入れる場合は、入社前に設計資産（IP）の情報管理を設計しておく。設計者は、自社の回路、設計データ、ライセンスを受けた社外IPに日常的に触れるためである。

外為法では、国内であっても、特定の技術を外国の影響下にある者に提供する場合に許可が必要になることがある。経済産業省は2022年5月から、居住者であっても一定の類型に該当する者への技術提供を「みなし輸出」管理の対象として明確化している。国籍だけで判断するものではなく、提供する技術の該非と、相手の状況で判断する。自社の輸出管理部門と、受け入れ前に手順を決めておくことが望ましい。

これらは外国人だけでなく、設計者を受け入れるすべての場合に必要な管理である。外国人であることを理由に過剰な制限をかけると、業務が回らず定着も難しくなる。業務に必要な範囲を先に決め、その範囲でアクセスを与える設計にする。

在留資格と就業開始までの期間

設計エンジニアの在留資格は、ほとんどの場合「技術・人文知識・国際業務」（技人国）である。電気・電子工学や情報工学などを専攻して大学等を卒業していれば、設計業務との関連は説明しやすい。

2026年4月15日施行の取扱い変更で、所属機関がカテゴリー3・4に当たり、主に言語能力を用いる対人業務等に従事する場合にはCEFR B2相当の言語能力を証する資料が必要になった。ただし、技人国の全員にJLPT N2が必須になったわけではない。

設計職は海外にも人材が厚いが、開始時期が急ぎの求人では、ビザ待ちの期間が選考結果を左右する。弊社の支援の中でも、海外在住でビザ待ちに約6か月かかる候補者が「開始日が先付」という理由で見送られた例がある。急ぎの求人は日本在住者から、時間をかけられる求人は海外在住者も含めて探すのが現実的である。期間の比較は半導体エンジニアの採用リードタイムで詳しく扱っている。

設計職の求人票は工程と成果物で書く

設計職の求人票は、職種名ではなく、担当する工程と成果物で書くと、応募段階でのずれが減る。「LSI設計エンジニア」とだけ書くと、デジタルとアナログ、設計と検証の候補者が混ざる。

職種名が近くても業務がずれていれば見送られるのは、設計職でも同じである。求人票の業務内容の各行と経歴を1対1で照合し、業務の過半が経歴に直接当たるかで判断すると、面接での評価の割れを減らせる。そのためには、求人票に「担当するブロックの種類」「担当工程の範囲（RTLから合成まで、など）」「使用するツールの系統」「必須と尚可の区別」を書いておく必要がある。

求人票の書き方は半導体エンジニアの求人票テンプレートで職種別に扱っている。

よくある質問

Q. 半導体設計エンジニアは外国人でも採用しやすい職種ですか

はい、比較的採用しやすい職種です。仕様書やツール、設計データの多くが英語で扱われ、海外の人材の母集団も厚いためです。ただし、デジタル設計、検証、アナログ設計、レイアウトで求められる経験は大きく異なります。職種と担当工程を分けて求人を出すことが、採用を進めるうえでの前提になります。

Q. 経歴書のEDAツール名は、どこまで信用してよいですか

ツール名は「使ったことがある」ことを示すだけで、担当した工程や深さは分かりません。設計フローのどの工程を自分で担当し、どの成果物まで責任を持ったかを確認してください。工程ごとの担当の有無を表で書いてもらうと、書類段階で判断しやすくなります。ツールの系統が自社と違っても、工程の経験が合っていれば移行は比較的早く進みます。

Q. FPGAの経験しかない人は、ASICの設計者として採用できますか

RTL設計の基礎は共通していますが、ASICの論理合成、タイミング収束、テスト容易化設計の経験とは切り分けて評価してください。求人の中核業務がRTL設計と機能検証であれば、FPGAの経験が活きる場合があります。一方、合成やタイミング収束が中核であれば、その経験があるかを面接で具体的に確認する必要があります。

Q. 設計部署は英語だけで受け入れられますか

仕様書やツールは英語で扱われることが多いため、英語で受け入れやすい職種です。ただし、社内の設計レビューや報告が日本語で行われている部署では、英語の話者が情報から取り残されます。弊社の支援の中では、英語で受け入れる部署でも英語でのコミュニケーションを理由に見送られた例があります。面談で設計の説明を英語でしてもらい、実際に確認することをおすすめいたします。

Q. 外国人の設計者に設計データを扱わせる場合、何に注意すべきですか

秘密保持、アクセス権限、社外IPのライセンス条件、外為法上の技術提供の管理を入社前に決めておいてください。外為法では、国内での技術提供であっても、相手が一定の類型に該当する場合に許可が必要になることがあります。国籍だけで判断するものではないため、自社の輸出管理部門と手順を決めておくことが望ましいです。

Q. インド在住の設計者を採用する場合、就業開始までどれくらいかかりますか

弊社の実績では、ビザ待ちを含めて約6か月を見込むことが多いです。在留資格認定証明書の交付申請の標準処理期間は1〜3か月ですが、書類準備、査証申請、渡航と住居の手配が加わります。開始時期が急ぎの求人では、日本在住で就労可能な在留資格を持つ方を優先してご検討ください。

まとめ

• 半導体設計の採用は、デジタル設計、検証、アナログ設計、レイアウト・物理設計の4職種に分けて要件を書く。

• デジタル設計は担当工程の範囲、検証は環境を自分で組んだか、アナログは担当した回路の種類で見る。

• EDAツールの経験は、ツール名ではなく、担当工程と責任を持った成果物で判断する。ツールの系統違いは見送る理由にならない。

• 設計は英語で受け入れやすい職種だが、英語での議論ができるかは面談で実際に確認する。

• 設計資産の情報管理は、秘密保持、アクセス権限、社外IPの条件、外為法上の技術提供の管理を入社前に決めておく。

• 急ぎの求人は日本在住者から探す。海外在住者はビザ待ちを含めて約6か月を見込む。

淡路グローバルゲートウェイ（AGG）では、日本在住者を中心とした外国人の半導体設計エンジニアのご紹介・派遣を行っております。求人票の業務内容と経歴の照合、在留資格と就業開始時期の確認までを一貫してご支援しておりますので、無料相談フォームからお気軽にお問い合わせください。

監修者

Naoya Mitani /淡路グローバルゲートウェイ（AGG）　事業統括責任者

インドITエンジニアの可能性に着目し、AGGのIT人財部を設立しました。事業統括責任者として、エンジニア派遣事業の戦略立案と実行を担っています。